Votre design PCB passe le DRC sans erreur. Les schemas sont verifies, la BOM est prete, vous envoyez les fichiers au fabricant... et la, c'est le drame. Le service d'ingenierie revient avec une liste de modifications, la production est suspendue, et votre planning prend deux a quatre semaines de retard. Ce scenario, nos equipes chez WellPCB le voient chaque semaine. La cause ? Des erreurs DFM (Design for Manufacturing) et DFA (Design for Assembly) qui auraient pu etre evitees bien en amont.
Le DRC (Design Rule Check) verifie que votre design respecte des contraintes geometriques de base : espacement minimum, largeur de piste, taille de via. Mais il ne dit rien sur la fabricabilite reelle de votre carte. Un stack-up desequilibre, un via-in-pad sans specification de remplissage, des empreintes non conformes a l'IPC — aucun DRC ne detectera ces problemes. C'est precisement le role du DFM : valider que votre conception peut etre fabriquee de maniere fiable, reproductible et economique.
L'erreur la plus repandue ? Attendre la toute fin du processus de conception pour lancer l'analyse DFM. En realite, les verifications DFM/DFA doivent accompagner chaque etape du design, du placement initial des composants jusqu'a la generation des fichiers Gerber. Ce guide detaille les 15 erreurs les plus couteuses que nous rencontrons, avec des solutions concretes pour chacune.
"En 15 ans d'experience dans la fabrication PCB, je constate que 80% des retards de production proviennent de seulement 15 types d'erreurs DFM recurrentes. La bonne nouvelle, c'est qu'elles sont toutes evitables. Un ingenieur qui integre le DFM des le debut de sa conception gagne en moyenne trois semaines sur son planning et reduit ses couts de 15 a 20%."
Hommer Zhao
Directeur Technique, WellPCB
Le Cout des Erreurs DFM/DFA en Chiffres
+20%
Augmentation du cout de production
Reprises, re-panelisation, modifications outillage
2-4 sem.
Delai supplementaire moyen
Allers-retours ingenierie, re-fabrication
35%
Des rejets carte lies au DFM
Source : analyses internes WellPCB 2024-2025
70%
Des defauts tracent au design
Selon les etudes IPC sur les defauts d assemblage
Erreur 1 — Fichiers de Fabrication Incomplets ou Incoherents
C'est l'erreur numero un, et pourtant la plus basique. Les fichiers Gerber ne correspondent pas au plan de fabrication : les cotes du dessin ne matchent pas les Gerbers, les fichiers de percage NC contredisent les specifications, des couches critiques sont manquantes (le stencil de pate a braser est le plus souvent oublie), ou des notes de fabrication contiennent des erreurs de copier-coller issues d'un projet precedent. Le fabricant doit alors deviner vos intentions — ou, plus souvent, suspendre la production pour demander des clarifications.
Symptome typique :
Le fabricant vous renvoie un email "Engineering Query" dans les 24h suivant la reception de vos fichiers, demandant des clarifications sur les dimensions, le nombre de couches ou les specifications de percage.
Solution :
Etablissez une checklist de sortie de fichiers : Gerbers (toutes couches cuivre + masque + serigraphie + pate), fichiers NC Drill (avec carte de percage), dessin de fabrication cote, stack-up detaille, et notes de fabrication specifiques au projet. Verifiez chaque fichier dans un viewer Gerber independant avant envoi. Notre viewer Gerber en ligne peut vous y aider.
Erreur 2 — Stack-up Desequilibre et Mal Documente
Un stack-up asymetrique (distribution inegale du cuivre entre les couches) provoque du gauchissement (warpage) pendant la fabrication et la refusion. Le probleme est amplifie sur les cartes fines et les designs multicouches. Autre erreur frequente : utiliser un stack-up generique sans tenir compte des exigences d'impedance, des contraintes thermiques ou des capacites reelles du fabricant. Chaque usine a ses propres epaisseurs de prepreg et de core disponibles — un stack-up theorique ne correspond pas forcement a la realite de la production.
Solution :
Demandez au fabricant ses templates de stack-up avant de finaliser votre design. Assurez la symetrie des couches cuivre par rapport au plan median de la carte. Pour les designs HDI multicouches, faites valider le stack-up par l'ingenierie du fabricant des la phase de conception. Specifiez explicitement les exigences d'impedance controlee si applicable.
Erreur 3 — Largeurs et Espacements de Pistes Inadequats
Trois problemes distincts se cachent ici. Premierement, une largeur de piste insuffisante par rapport au courant transporte : une piste trop etroite surchauffe, degrade la fiabilite et peut mener a une coupure en fonctionnement. Deuxiemement, un espacement piste-a-piste trop serre augmente le risque de court-circuit et de diaphonie (crosstalk) entre signaux. Troisiemement, les "acid traps" — ces angles aigus formes par des pistes a moins de 90 degres qui retiennent le flux acide pendant la gravure et provoquent des surgravures localisees.
Solution :
Utilisez les tables de courant de la norme IPC-2221 pour dimensionner vos pistes. Respectez les espacements minimums du fabricant (generalement 3/3 mil pour le standard, 2/2 mil pour le HDI). Routez a 45 degres pour eliminer les acid traps. Ajoutez une marge de securite de 20% sur la largeur calculee pour les pistes de puissance.
Erreur 4 — Problemes d'Anneau Annulaire et de Percage
L'anneau annulaire (annular ring) — la couronne de cuivre autour d'un trou perce — est critique pour la fiabilite de la connexion. Un anneau trop fin se rompt lors du percage ou de la metallisation, causant des circuits ouverts intermittents. Le ratio d'aspect (profondeur/diametre) est un autre piege : au-dela de 10:1, la metallisation du trou devient extremement difficile et le taux de rejet explose. Enfin, multiplier les tailles de forets differentes (plus de 10-15 diametres distincts) allonge le temps de percage et augmente les couts.
Solution :
Respectez les minimums IPC selon la classe de votre produit : 1 mil (Classe 1), 2 mil (Classe 2), 3 mil (Classe 3) d'anneau annulaire minimum. Maintenez un ratio d'aspect inferieur a 8:1 pour le standard (6:1 recommande). Rationalisez vos tailles de percage a 5-8 diametres distincts maximum.
Erreur 5 — Via-in-Pad Mal Concu
Le via-in-pad est devenu incontournable avec les BGA a pas fin et les composants thermiquement exigeants. Mais mal specifie, il cause des desastres en assemblage. Un via ouvert (non bouche) sous un pad CMS agit comme une cheminee : la soudure fondue est aspiree par capillarite dans le via au lieu de former un joint sur le pad. Resultat : joints secs, composants mal soudes, defauts intermittents. Autre probleme : les vias sous un pad thermique de QFN ou de regulateur de puissance sans stencil segmente. L'exces de pate tombe dans les vias et cree des voids importants sous le composant, ruinant la dissipation thermique.
Solution :
Specifiez toujours "vias bouches et planarises" (filled and capped) pour tout via-in-pad. Indiquez-le explicitement dans vos notes de fabrication et dans le fichier Gerber de percage. Pour les pads thermiques, utilisez un stencil segmente (decoupage en damier ou en croix) pour doser la pate a braser. Consultez notre equipe assemblage PCBA pour les recommandations specifiques a votre design.
"Le via-in-pad est le sujet sur lequel nous envoyons le plus d'engineering queries a nos clients. Dans 60% des cas, le designer a oublie de specifier le remplissage et la planarisation dans ses notes de fabrication. C'est un detail de trois mots dans le fichier fab — ‘filled and capped’ — mais son absence peut retarder votre production d'une semaine complete."
Hommer Zhao
Directeur Technique, WellPCB
Erreur 6 — Erreurs de Masque de Soudure
Le masque de soudure (solder mask) est votre derniere ligne de defense contre les courts-circuits et la corrosion. Trois erreurs critiques : premierement, l'absence de masque entre les pads de composants a pas fin (0,5 mm et en dessous). Si le "web" de masque entre deux pads est inferieur a 75 micrometres, le masque ne tiendra pas et se decollera pendant la refusion, creant des ponts de soudure. Deuxiemement, les "gang openings" (ouverture unique couvrant plusieurs pads) utilisees par erreur sur des composants multi-pads, facilitant les ponts de soudure. Troisiemement, un jeu masque-pad (solder mask clearance) excessif qui expose le cuivre entre les pads.
Solution :
Definissez un clearance masque-pad de 2 mil (50 micrometres) minimum. Verifiez le web de masque entre chaque paire de pads a pas fin : si le web calcule est inferieur a 75 micrometres, passez en "solder mask defined pad" (le masque recouvre partiellement le pad). Evitez les gang openings sauf specification explicite. Verifiez visuellement la couche solder mask dans votre viewer Gerber.
Erreur 7 — Empreintes de Composants Incorrectes
Une empreinte (footprint) dont les dimensions de pads ne correspondent pas a la datasheet du composant est une bombe a retardement. Les pads trop petits ne forment pas un joint de soudure fiable ; les pads trop grands creent des ponts. Le probleme est particulierement aigu avec les empreintes "faites maison" (DIY footprints) creees a la main sans suivre les recommandations de l'IPC-7351. Les tolerances de placement de la machine pick-and-place, l'extension des pads au-dela du composant (toe, heel, side), et le centrage par tension de surface pendant la refusion — tout cela est calcule dans la norme, et ignorer ces parametres mene a des taux de defaut inacceptables en production.
Solution :
Utilisez des bibliotheques d'empreintes verifiees et conformes IPC-7351 (Ultra Librarian, SnapEDA, ou les bibliotheques officielles du fabricant de composants). Si vous creez une empreinte manuellement, validez-la contre la datasheet du composant ET les recommandations IPC. Imprimez l'empreinte a l'echelle 1:1 et posez physiquement le composant dessus pour verification.
Erreur 8 — Placement des Composants Trop Serre
Un placement trop dense pose trois categories de problemes. Premierement, les composants trop proches du bord de carte subissent des contraintes mecaniques lors de la depanelisation (V-score ou routage) : fissures de soudure, dommages aux boitiers. Deuxiemement, un espacement insuffisant entre composants empeche la buse de la machine pick-and-place de poser correctement les pieces sans toucher les voisines. Troisiemement, les composants hauts (condensateurs electrolytics, connecteurs) font de l'ombre aux composants bas pendant la refusion, creant des zones froides avec des joints de soudure insuffisants.
Solution :
Respectez un minimum de 2 mm entre le bord des composants et le bord de decoupe de la carte. Utilisez les zones de courtoisie (courtyard) definies dans vos empreintes IPC-7351 — elles integrent deja les marges pour le pick-and-place. Placez les composants hauts a l'ecart des composants bas sensibles. Pour l'assemblage SMT, prevoyez au minimum 0,5 mm entre courtyards adjacents.
Erreur 9 — Cuivre Flottant et Reliefs Thermiques Insuffisants
Les "slivers" de cuivre — ces minuscules fragments de cuivre isoles generes par les plans de masse — sont des courts-circuits en puissance. Pendant la fabrication, ils peuvent se detacher et se deposer n'importe ou sur la carte. Cote assemblage, les reliefs thermiques (thermal reliefs) insuffisants sur les pads connectes aux plans de masse empechent la soudure de mouiller correctement : la chaleur du fer ou du four est evacuee trop rapidement par le plan de cuivre massif, laissant un joint froid. A l'inverse, un pad CMS connecte a un plan de cuivre sans aucun relief thermique est quasi impossible a souder correctement en production.
Solution :
Lancez un DRC specifique pour detecter les slivers de cuivre (parametrez une taille minimum de 8 mil). Configurez des reliefs thermiques sur tous les pads CMS connectes aux plans de cuivre, avec 4 spokes de 10 mil minimum. Pour les pads traversants de puissance, les reliefs thermiques peuvent etre reduits ou supprimes si la dissipation thermique est prioritaire.
Erreur 10 — Serigraphie Mal Placee ou Illisible
La serigraphie (silkscreen) semble anodine, mais elle cause des problemes concrets en production et en maintenance. Du texte ou des contours qui chevauchent des pads CMS empechent la soudure de mouiller correctement. Des references de composants illisibles (texte trop petit, mauvais contraste) ralentissent l'inspection visuelle et le depannage terrain. L'absence d'indicateurs de polarite (point pour la broche 1, barre pour la cathode) sur les composants polarises est une source d'erreurs d'assemblage manuel systematique.
Solution :
Maintenez un minimum de 6 mil (0,15 mm) entre la serigraphie et les bords de pads. Utilisez une hauteur de texte minimale de 0,8 mm (32 mil) avec une largeur de trait de 0,15 mm (6 mil). Verifiez la presence de marqueurs de polarite sur chaque CI, diode, condensateur polarise et connecteur. Lancez un controle visuel de la couche silkscreen dans le viewer Gerber avant envoi.
Erreur 11 — Clearance Cuivre-Bord de Carte Insuffisante
Le cuivre trop proche du bord de decoupe (routing ou V-score) est expose lors de la separation des cartes du panneau. Cela cree des risques de court-circuit entre couches, de delamination du cuivre, et de corrosion acceleree du cuivre expose aux elements. Le probleme est encore plus critique sur les couches internes ou un defaut n'est pas visible a l'inspection.
Solution :
Respectez un minimum de 0,25 mm (10 mil) de retrait du cuivre par rapport au bord de carte sur les couches externes, et 0,38 mm (15 mil) sur les couches internes. Pour les cartes avec V-score, augmentez a 0,5 mm minimum. Configurez ces regles dans votre DRC et verifiez-les systematiquement avant la generation des Gerbers.
Erreur 12 — Reperes Fiduciaires Absents ou Mal Places
Les fiducials (reperes fiduciaires) sont les points de reference que la machine pick-and-place utilise pour aligner la carte et positionner les composants avec precision. Sans fiducials globaux, la machine ne peut pas compenser le decalage et la rotation du panneau. Sans fiducials locaux pres des composants a pas fin (QFP, BGA), la precision de placement chute drastiquement, generant des defauts de positionnement et des ponts de soudure sur les composants critiques.
Solution :
Placez 3 fiducials globaux en arrangement asymetrique (pas sur une meme ligne) dans les coins du panneau ou de la carte unitaire. Ajoutez des fiducials locaux (un paire diagonale) pres de chaque composant BGA, QFP a pas fin (≤ 0,5 mm), et connecteur a pas fin. Dimensionnez-les a 1 mm de diametre avec une zone de clearance de masque de 2 mm. Un pad rond en cuivre expose, sans masque, sans serigraphie.
Erreur 13 — Absence de Points de Test (DFT Oublie)
Le DFT (Design for Test) est le parent pauvre du trio DFM/DFA/DFT. Trop souvent, les points de test sont rajoutes en derniere minute — quand il reste de la place — ou tout simplement oublies. Sans points de test accessibles, l'ICT (In-Circuit Test) est impossible, le flying probe est complique, et le diagnostic de defauts en production devient un cauchemar. Des points de test places sous des composants ou trop proches les uns des autres sont inutilisables.
Solution :
Ajoutez des pads de test sur tous les nets critiques (alimentations, bus de donnees, signaux de controle, reset, clock). Dimensionnez-les a 1 mm minimum, sur une grille de 50 mil (1,27 mm) si possible pour compatibilite ICT. Placez-les cote soudure (bottom) de preference, loin des composants, avec un acces suffisant pour les sondes. Integrez le DFT des le debut du placement. Notre guide sur les methodes de test PCB detaille les exigences par type de test.
"Le DFT est systematiquement le dernier a etre considere, et c'est exactement pour cela qu'il pose autant de problemes. Quand un client nous envoie un design sans points de test, nous ne pouvons pas garantir la couverture de test. J'encourage toujours mes clients a traiter le DFT comme une contrainte de placement au meme titre que le DFM — pas comme un amenagement de derniere minute."
Hommer Zhao
Directeur Technique, WellPCB
Erreur 14 — Composants Obsoletes ou Indisponibles
Specifier des composants en fin de vie (EOL), en allocation, ou en rupture prolongee est un probleme qui ne releve pas du design electrique mais qui impacte directement la production. Un composant indisponible bloque toute la ligne d'assemblage. Autre piege : s'appuyer sur une source unique sans alternative validee. Si ce fournisseur unique est en rupture, votre production est a l'arret complet, avec des delais de requalification qui se comptent en semaines.
Solution :
Verifiez la disponibilite et le statut de cycle de vie de chaque composant sur des plateformes comme Octopart ou DigiKey avant de geler votre BOM. Specifiez au moins un composant alternatif (second source) pour chaque reference critique. Indiquez les alternatives validees directement dans la BOM. Pour les projets en service turnkey, notre equipe approvisionnement effectue cette verification systematiquement.
Erreur 15 — Finition et Conformite Non Specifiees
Envoyer des fichiers de fabrication sans specifier la finition de surface, c'est laisser le fabricant choisir pour vous — et son choix par defaut ne correspondra pas forcement a votre application. HASL, ENIG, OSP, Immersion Silver, Immersion Tin : chaque finition a ses avantages et contraintes specifiques. De meme, l'absence de declaration RoHS/REACH, le manque de specification de la classe IPC (Classe 1, 2 ou 3), ou l'oubli des exigences UL ou de la couleur du masque laissent place a l'interpretation et aux erreurs.
Solution :
Specifiez dans vos notes de fabrication : la finition de surface (consultez notre guide des 10 finitions de surface PCB), la conformite RoHS, la classe IPC visee (Classe 2 pour le commercial, Classe 3 pour le medical/militaire), la couleur du masque de soudure, l'epaisseur de cuivre, et toute exigence reglementaire specifique (UL, MIL-STD, etc.).
DFM vs DRC : Comprendre la Difference
Beaucoup de designers confondent DRC et DFM, pensant qu'un DRC propre equivaut a un design fabricable. En realite, le DRC n'est que la premiere etape. Voici un comparatif detaille :
| Aspect | DRC (Design Rule Check) | DFM (Design for Manufacturing) |
|---|---|---|
| Objectif | Verifier les regles geometriques du design | Valider la fabricabilite reelle en production |
| Quand | Automatise, en continu pendant le routage | A chaque etape cle + avant envoi au fabricant |
| Qui | Logiciel EDA (KiCad, Altium, Eagle) | Ingenieur process ou equipe fabricant |
| Verifie | Espacement, largeur piste, annular ring | Stack-up, acid traps, thermal reliefs, testabilite |
| Detecte | Violations de regles de dessin | Risques de fabrication, rendement, cout |
| Stack-up | Non verifie | Symetrie, materiaux, impedance |
| Assemblage | Non couvert | Placement, fiducials, stencil, orientation |
| Cout | Inclus dans le logiciel EDA | Analyse manuelle ou outil specialise |
Checklist DFM/DFA Rapide : 15 Points a Verifier
Avant d'envoyer vos fichiers au fabricant, parcourez cette liste. Chaque point correspond a l'une des 15 erreurs detaillees ci-dessus :
Questions Frequentes (FAQ)
Quelle est la difference entre DFM et DFA ?
Le DFM (Design for Manufacturing) concerne la fabrication du PCB nu : stack-up, largeurs de piste, percage, masque de soudure, finition de surface. Le DFA (Design for Assembly) concerne l'assemblage des composants sur la carte : placement, orientation, espacement, fiducials, stencil de pate a braser. Les deux sont complementaires et doivent etre verifies conjointement. Chez WellPCB, notre analyse DFM/DFA couvre les deux aspects en une seule revue.
A quel moment du design faut-il lancer l'analyse DFM ?
Le plus tot possible. Idealement, une premiere revue DFM doit avoir lieu apres le placement des composants et avant le routage detaille. Une deuxieme revue intervient apres le routage, et une revue finale avant la generation des fichiers Gerber. Attendre la fin du design pour decouvrir un probleme de stack-up ou de placement peut necessiter de reprendre le routage depuis zero.
Combien coute une analyse DFM professionnelle ?
Chez la plupart des fabricants serieux, l'analyse DFM basique est incluse dans le processus de pre-production et ne genere aucun cout supplementaire. Chez WellPCB, nous realisons une analyse DFM/DFA complete gratuite a la reception de vos fichiers, avec un rapport detaille des modifications recommandees. Les analyses DFM avancees (simulation thermique, analyse d'impedance) peuvent etre facturees separement.
Quels logiciels permettent de faire du DFM automatise ?
Plusieurs outils existent : Altium Designer integre un DRC avance avec certaines regles DFM. Valor NPI (Siemens) et DFMNow sont des outils DFM dedies. KiCad propose un DRC solide mais un DFM limite. Dans tous les cas, l'analyse DFM automatisee ne remplace pas la revue humaine par un ingenieur process experimentee — elle la complete.
Le DFM est-il different selon la classe IPC visee ?
Oui, considerablement. La Classe 1 (electronique grand public) accepte des tolerances plus larges : annular ring reduit, espacement plus souple, criteres visuels moins stricts. La Classe 2 (electronique industrielle/commerciale) est le standard pour la majorite des produits. La Classe 3 (haute fiabilite : medical, aeronautique, militaire) impose des contraintes DFM beaucoup plus severes sur chaque parametre. Specifier la bonne classe des le depart evite des surprises en production.
Peut-on corriger les erreurs DFM apres la fabrication du prototype ?
Techniquement oui, mais c'est la methode la plus couteuse. Chaque iteration de prototype coute entre 500 et 5000 euros selon la complexite, plus les delais associes. L'approche optimale est de corriger en amont : une heure investie en revue DFM avant fabrication economise generalement une a deux semaines et plusieurs centaines d'euros en re-fabrication. C'est pourquoi nous offrons l'analyse DFM gratuite sur tout nouveau projet.
Sources et References
- IPC - Association Connecting Electronics Industries— Standards IPC-2221, IPC-7351, IPC-A-610
- IPC-2221 — Generic Standard on Printed Board Design— Tables de courant, espacement, materiaux
- IPC-7351 — Generic Requirements for Surface Mount Design and Land Pattern Standard— Reference pour les empreintes CMS
- Altium Designer — Design Rule Checking Documentation— Guide DRC/DFM dans Altium
- SMTA — Surface Mount Technology Association— Ressources assemblage et brasage