Le stackup PCB n est pas un simple dessin d empilage dans le dossier de fabrication. C est la base electrique, mecanique et thermique de la carte. Il fixe la distance entre signaux et plans de reference, conditionne le retour de courant, influence directement l impedance des pistes et determine si la carte restera plane en lamination puis en refusion.
Beaucoup d equipes traitent encore le stackup comme une formalite de fin de projet. C est l inverse qu il faut faire. Un bon empilage se valide avant le routage detaille, en meme temps que le choix des materiaux, du nombre de couches, des epaisseurs de cuivre et des contraintes d assemblage. Sinon, on se retrouve avec des largeurs de piste impossibles, des transitions de plan non maitrisees, des coupons TDR hors tolerance et des retards evitables.
Le premier rempart contre warpage et delamination.
Depend autant du dielectric que de la largeur de piste.
Un plan proche vaut souvent mieux qu un filtre tardif.
Cuivre et empilage pilotent aussi la temperature reellement tenue.
"Quand un stackup est fige avant le routage, nous gagnons souvent 1 a 2 cycles d aller-retour d ingenierie. Sur les cartes a 100 ohms differentiel, cette discipline evite regulierement plus de 15 % de retouche CAO."
Ce qu un bon stackup doit garantir
Un stackup robuste doit repondre a quatre objectifs en meme temps. D abord, garantir la fabricabilite: nombre de laminations realiste, couples core/prepreg disponibles, diametres de percage compatibles et epaisseur totale tenable. Ensuite, tenir l integrite du signal avec des plans de reference continus et des structures adaptees aux lignes microstrip ou stripline. Puis, controler l EMI en limitant les boucles de retour et les ruptures de plans. Enfin, proteger l assemblage: une carte trop desequilibree devient plus sensible au warpage, ce qui fragilise les BGA et complique la refusion.
C est pour cela qu un stackup doit toujours etre valide avec le fabricant de PCB et, si possible, avec l equipe qui gerera aussi l assemblage PCB. Lorsque la fabrication et le PCBA sont traites separement, les arbitrages cuivre, panelisation, vias et profil thermique arrivent trop tard. Sur les projets rapides, une revue croisee avec notre service de test et validation permet souvent d ecarter des choix d empilage qui passent en CAO mais deviennent fragiles en production.
Comment choisir entre 4, 6, 8 et 10 couches
Le critere central n est pas seulement la densite de routage. Il faut regarder ensemble le nombre de rails d alimentation, la presence de BGA, les vitesses de commutation, les paires differentielles, la sensibilite CEM et les exigences de dissipation thermique. Une carte 4 couches bien pensee peut suffire pour un controleur industriel ou une carte IoT. A l inverse, une 6 couches devient vite le minimum acceptable si vous devez gerer plusieurs bus rapides et isoler analogique, numerique et puissance sur une meme carte.
| Empilage | Architecture type | Applications ideales | Forces | Point de vigilance |
|---|---|---|---|---|
| 4 couches | Signal / GND / PWR / Signal | IoT, cartes de controle, interfaces numeriques moderees | Bon ratio cout / performance, EMI correcte, production rapide | Peu de marge pour plusieurs bus rapides ou blindage complexe |
| 6 couches | Signal / GND / Signal / Signal / PWR / Signal | BGA moyens, medical, industriel dense, Ethernet, memorisation | Routage plus propre, plans mieux repartis, SI plus stable | Le cout augmente si les couches internes sont mal exploitees |
| 8 couches | Signal / GND / Signal / PWR / GND / Signal / PWR / Signal | DDR, FPGA, telecom, cartes mixtes analogique / numerique | Reference plan proche, moins de crosstalk, meilleure CEM | Necessite une discipline stricte sur retours de courant et vias |
| 10 couches | Signal / GND / Signal / PWR / Signal / Signal / PWR / GND / Signal / Signal | Backplanes compacts, traitement de donnees, defense | Grande liberte de routage et isolation fonctionnelle | Delais plus longs, risque de sur-conception si besoin mal cadre |
| 12 couches+ | Empilage sur mesure avec plusieurs plans dedies | Serveurs, radar, RF hybride, IA embarquee, avionique | Performance electrique maximale et segmentation fine | Validation DFM et coupon d impedance indispensables |
Le point souvent sous-estime est la proximite d un plan de reference. Quand une couche signal n a pas de plan continu adjacent, le courant de retour s allonge, les emissions rayonnees augmentent et l impedance devient moins previsible. Sur des interfaces modestes, cela peut rester acceptable. Sur une carte avec Ethernet, DDR, ADC rapides ou RF, c est une source classique de comportement instable.
"Le meilleur stackup n est pas le plus sophistiqué, mais celui qui tient vos cibles de 50 ohms, 100 ohms, planéité et rendement sans demander de gymnastique permanente au routeur. Quand il faut lutter contre le stackup a chaque net critique, la conception est deja mal partie."
Les parametres qui changent vraiment l empilage
Un stackup n est pas seulement une liste de couches. Il faut definir le poids de cuivre externe et interne, les materiaux reellement disponibles, la tolerance d epaisseur finale, le nombre de cycles de lamination, les structures de vias et l objectif d impedance. Un meme schema logique peut conduire a deux empilages tres differents selon que la carte vise un cout minimal, un environnement severe ou une tenue CEM plus agressive.
Le choix du materiau intervient immediatement. Un FR-4 standard suffit pour une grande partie des conceptions industrielles, mais un projet plus exigeant peut demander une Tg elevee, une meilleure stabilite Dk/Df ou un hybride avec materiau RF. Si le sujet materiau est prioritaire, l article sur les materiaux PCB detaille bien l impact du core, du prepreg et des finitions. Pour les structures avancees, le guide sur les vias traversants, borgnes, enterres et microvias complete utilement la decision d empilage.
Nombre de couches justifie par les signaux et l alimentation
Plans de reference continus sous les nets critiques
Epaisseurs dielectric et cuivre valides avec le fabricant
Impedances cibles et coupons TDR documentes
Contraintes d assemblage BGA et refusion prises en compte
Definir l epaisseur totale sans decrire chaque dielectric.
Utiliser un stackup theorique non disponible chez l usine reelle.
Passer en 8 couches alors qu un 6 couches bien structure suffit.
Couper un plan de retour sous une paire differentielle critique.
Oublier que le cuivre lourd et les gros plans changent la planeite.
Le stackup se verifie aussi en test: coupon TDR, controle electrique et correlation entre empilage theorique et carte fabriquee.
Decision rapide par type de projet
La matrice ci-dessous sert de filtre initial. Elle ne remplace pas une simulation complete, mais elle permet d eviter les erreurs de cadrage les plus couteuses, notamment le reflexe de sur-empilage sur les petites cartes ou le maintien force en 4 couches sur des architectures qui demandent clairement plus de plans.
| Critere | Cas simple | Empilage recommande | Commentaire |
|---|---|---|---|
| Bus rapides | SPI, CAN, UART | 4 couches | Suffisant si un plan de masse reste continu sous les signaux critiques. |
| Paires differentielles | USB 2.0, RS-485 | 4-6 couches | 6 couches devient plus propre si plusieurs paires coexistent. |
| DDR / FPGA | Plusieurs rails, fan-out dense | 6-8 couches | Les retours de courant et l impedance imposent des plans plus proches. |
| EMI severe | Automobile, medical, telecom | 6-10 couches | La proximite signal-plan aide davantage que des filtres ajoutes tardivement. |
| Puissance thermique | Cuivre lourd, MOSFET, LED, BMS | 4-8 couches | Le stackup doit absorber a la fois courant, dilatation et evacuation thermique. |
Pourquoi la symetrie et les plans de reference sont non negociables
La regle la plus rentable en stackup reste simple: toute couche signal critique doit etre voisine d un plan. Cette proximite limite l inductance de boucle, stabilise l impedance et reduit les emissions. La deuxieme regle est la symetrie. Quand les couches cuivre et les dielectriques ne sont pas equilibres de part et d autre du plan median, la carte travaille mecaniquement pendant pressage, percage, refusion puis refroidissement.
Le resultat typique est un warpage qui peut sembler acceptable a nu mais devenir critique a l assemblage. Des BGAs ouverts, des QFN qui tombent mal en tension de pate, des connecteurs qui forcent en integration, et un rendement qui s effondre alors que le design semblait correct en sortie CAO. C est justement pour cela que le stackup doit etre verifie avec le meme niveau de rigueur que la BOM, le Gerber et le plan d assemblage. Notre viewer Gerber aide a verifier les couches, mais il ne remplace pas la validation reelle de l empilage et des notes de fabrication.
"Sur les cartes avec BGA et lignes differentielles, je prefere perdre 30 minutes en revue de stackup plutot que 3 semaines apres lancement. Un seul plan coupe au mauvais endroit suffit a ruiner une cible de 90 ou 100 ohms et a deplacer tout le debat du design vers le debug."
FAQ
Qu est-ce qu un stackup PCB exactement ?
Le stackup est le plan complet d empilage du circuit imprime : ordre des couches cuivre, epaisseurs de core et prepreg, poids de cuivre, plans de reference et epaisseur finale. Sur une carte a impedance controlee, une variation de dielectric de seulement 10 % peut deja sortir une ligne 50 ohms de sa fenetre process.
Quand faut-il passer de 4 a 6 couches ?
On passe generalement a 6 couches lorsque 2 couches signal ne suffisent plus pour router proprement des BGA, plusieurs rails d alimentation, ou des paires differentielles rapides. En pratique, des interfaces comme DDR, Ethernet gigabit ou USB 3.x deviennent nettement plus stables avec au moins 1 plan de masse continu et 1 plan d alimentation dedie.
Pourquoi un stackup symetrique est-il obligatoire ?
La symetrie limite le warpage pendant lamination et refusion. Une dissymetrie cuivre/dielectrique peut faire depasser 0,75 % de deformation sur certaines cartes, seuil deja problematique pour les BGA, QFN exposes et connecteurs fins.
Le fabricant peut-il modifier mon stackup ?
Oui, et c est frequent. Le fabricant ajuste souvent l epaisseur reelle des prepregs, les tolérances de cuivre et les couples de materiaux disponibles pour tenir une cible comme 50 ohms simple ou 100 ohms differentiel. D ou la necessite de valider le stackup avant le routage final, pas apres.
Quel stackup choisir pour un PCB avec impedance controlee ?
Il faut choisir un empilage avec plans de reference adjacents, materiaux caracterises et tolerances claires. Pour des lignes 50 ohms ou 90/100 ohms differentiel, la cible standard reste souvent ±10 %, mais beaucoup de projets telecom ou medical demandent ±7 % voire ±5 % avec coupon TDR et rapport de mesure.
Quel est l impact du stackup sur le cout de fabrication ?
Le stackup agit sur presque tout : nombre de laminations, type de materiau, difficulte de percage, temps d AOI interne et rendement global. Entre une carte 4 couches FR-4 standard et une 8 couches avec cuivre interne 2 oz et materiau RF, le cout peut facilement etre multiplie par 2,5 a 4.
Sources et lectures utiles
- Printed circuit board pour les fondamentaux de structure et de fabrication
- IPC pour le cadre normatif general
- Stripline pour comprendre les structures de transmission enterrees
Besoin d un stackup valide avant lancement en fabrication ?
Nous revoyons l empilage, l impedance, les epaisseurs cuivre, les plans de reference et l impact sur l assemblage avant la sortie serie. Si vous preparez un prototype ou une carte multicouche dense, contactez notre equipe pour verrouiller un stackup reellement fabricable.